cpu超频的电气原理是什么？

mcq_2

有人能简单的说一下吗？为什么电压跟频率有关系，所谓的体质好坏究竟是指什么样的物理结构上有区别导致同样电压下的cpu有更快的处理速度呢？体质差异又是怎么来的呢？

咲月露娜

https://zhuanlan.zhihu.com/p/30409360

简单来说，组成CPU的FET充放电需要一定时间，这个时间就是门延迟。只有在充放电完成后采样才能保证信号的完整性。而这个充放电时间和电压负相关，即电压高，则充放电时间就短。也和制程正相关，即制程越小，充放电时间就短。让我们去除制程的干扰因素，当我们不断提高频率f后，过了某个节点，太快的翻转会造成门延迟跟不上，从而影响数字信号的完整性，从而造成错误。这也是为什么超频到某个阶段会不稳定，随机出错的原因。那么怎么办呢？聪明的你也许想到了超频中常用的办法：加压。对了，可以通过提高电压来减小门延迟，让系统重新稳定下来。

处男老司机

其实不是减小延迟，而是提高高电平和低电平的区分度

abc12354aa

说起来我才看了黑皮书功率墙那一章有讲，不过只记得电压过低会导致过高泄漏？

—— 来自 Essential Products PH-1, Android 9上的 S1Next-鹅版 v2.1.2

ccen3020

更高的电压可以让MOS的开关速度更快，达到所需电压的时间更短，原本在一个clock内无法正常工作的逻辑可能就可以正常工作了
但是带来的后果就更大的开关损耗和更大的门极驱动功率，如果超过门极绝缘层能够承受的最高电压会把门极击穿，这个MOS就坏掉了，逻辑当然也会出错，并且烧掉一连串的管子。
至于体制，是由于晶圆本身和在上面蚀刻掺杂的工艺本身都会有一定的缺陷和不确定度，这会造成每个晶体管的参数有一定差异，可以通过晶圆级的测试测出来并且进行处理（限制频率甚至屏蔽），超频的时候是极限工况，所以每个晶体管的微小差异都会体现出来。

fat

借楼想问下，cpu会不会随着老化（几年）而变慢？

sorayang

集成电路的晶体管是在纯净的硅基上掺杂后形成各种结层然后再蚀刻形成的，这些掺杂层现在都是纳米级的尺度了，再加上蚀刻的精度应该也不能达到完美的设计上的精度，同样流水线下来的成品就会有差别，比如有些管子在一定电压下就出现PN结的击穿失去功能(不一定是损坏），有些又能正常工作。

好多大象啊

fat 发表于 2018-12-27 20:58
借楼想问下，cpu会不会随着老化（几年）而变慢？

一般情况下你用不到，不过之前我就6700k超频过热缩缸了，长时间@5.1Ghz

契卡

cmos逻辑电路的本质就是栅电容从VDD和GND获得/失去电子的过程。VDD增加会增大充放电的电流大小。

用不精确的方法和线性近似简单描述的话，饱和态时电流和Vgs-Vt正比，Vgs绝大多数情况下就是VDD,Vt也可以看成常数。需要改变的电压是C VDD。简单这样除一下也是VDD增加，t减小。如果认真拿复杂的模型算下或者仿真下应该也是同样的结论吧。