找回密码
 立即注册
搜索
查看: 2310|回复: 7

[硬件] ultra200v的奇葩设计

[复制链接]
发表于 2024-10-9 11:04 | 显示全部楼层 |阅读模式
本帖最后由 hgfdsa 于 2024-10-9 13:05 编辑

计算模块面积139.6mm^2,包含8+16的CPU、GPU、NPU、内存控制器和媒体引擎、显示引擎、8MB SLC系统缓存,如果加上40条pci-e就是个完整cpu,只论CPU部分,单位面积性能超过了zen5,台积电还是靠谱的。
8+16是错误的,只有4+4,不过计算模块绝大部分面积都不是CPU


控制模块面积45.69mm^2,就是加了传统CPU的几十条pci-e的南桥芯片,实际用途是让本可以直连的GPU要通过胶水,增加了CPU访问显卡延迟,顺便增加功耗。

还有一个219.69mm^2的基底,理论用途是胶水,实际用途是让本可以直连的内存要通过胶水,增加CPU访问内存的延迟,顺便增加功耗。

昨天我还奇怪为什么都chiplet还是不用胶水多核,原来牙膏用了这么幽默的设计方式。有种领导要chiplet,但是设计师觉得chiplet不行,故意挖坑给领导看的感觉。

以上是Lunar Lake的核心设计,我猜Arraw Lake也是一样,就是GPU缩水,计算模块面积稍微小一点。

回复

使用道具 举报

     
发表于 2024-10-9 11:24 | 显示全部楼层
没看懂,LNL哪里来的8+16

而且LNL跟ARL package架构是不同代的。
你对着MTL架构来说ARL还靠谱一点。
回复

使用道具 举报

     
发表于 2024-10-9 12:28 | 显示全部楼层
arl 不是说复用 mtl 的 soc die 么,和 lnl 有半毛钱关系
回复

使用道具 举报

     
发表于 2024-10-9 12:55 | 显示全部楼层
控制模块是n6工艺的啊…不搞 chiplet 就要全部 n3b,成本直接上天
回复

使用道具 举报

     
发表于 2024-10-9 19:14 | 显示全部楼层
硅晶基底是为了减少chiplet延迟,学AMD那样直接在CPU PCB基板上chiplet,只能高延迟、
不过奇怪的是这个硅晶基底为啥也要用到22工艺,莫非也含着逻辑电路?
回复

使用道具 举报

     
发表于 2024-10-10 07:21 | 显示全部楼层
lqf3dnow 发表于 2024-10-9 19:14
硅晶基底是为了减少chiplet延迟,学AMD那样直接在CPU PCB基板上chiplet,只能高延迟、
不过奇怪的是这个硅 ...

对啊,牙膏原本计划在基底背面粘一整个L4缓存的

—— 来自 S1Fun
回复

使用道具 举报

     
发表于 2024-10-10 07:25 | 显示全部楼层
建议看下这个B站BV1Ek4y1p757,虽然说的是流星湖而且有些过时了,但还是讲了不少东西,一个核心观点就是AMD的Chiplet是为了“宏观可扩展性”,而Intel的Chiplet是为了“微观可扩展性”,二者本来就不是一个思路

—— 来自 S1Fun
回复

使用道具 举报

     
发表于 2024-10-10 08:21 | 显示全部楼层
这就是设计思路的问题吧。lnl是模仿m系列的特殊一作。有没有后续还不一定
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|上海互联网违法和不良信息举报中心|网上有害信息举报专区|962110 反电信诈骗|举报电话 021-62035905|Stage1st ( 沪ICP备13020230号-1|沪公网安备 31010702007642号 )

GMT+8, 2024-11-24 08:39 , Processed in 0.064959 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表