—— 来自 HONOR PGT-AN00, Android 13上的 S1Next-鹅版 v2.5.4 本帖最后由 phorcys02 于 2023-9-13 00:38 编辑
两条中科院的报道，第一条2023.1 第二条2021.5
而且中科院微电子所信息里列了，他们在做GAA的PDK
所以你猜现在他们做到哪一步了？
http://www.ime.cas.cn/zhxx/zhxw/202301/t20230106_6596268.html
http://www.ime.cas.cn/zhxx/zhxw/202105/t20210519_6029537.html
电子所在纳米环栅GAA器件多阈值实现技术方面取得重要进展 稿件来源：先导中心 姚佳欣、殷华湘、崔冬萌 发布时间：2023-01-06 纳米环栅器件（GAA）是继3纳米以下及FinFET技术后，英特尔、三星和台积电等境外半导体巨头正投入巨资研发的最先进集成电路制造技术。长期以来，CMOS器件的多阈值（Multi-VT）调控是实现高性能、低功耗电路最优应用的关键技术之一。但堆叠纳米片GAA器件由于纳米片间空间（Tsus）严重受限，采用传统的栅金属功函数层膜厚调控以实现多阈值极具挑战。因此，新型多阈值调控技术及工艺集成是目前先进GAA器件集成中的研究重点。
针对上述关键问题，微电子所先导中心殷华湘研究员团队提出了一种无传统功函数金属填充的栅介质界面原位偶极子（WFM-less D4）阈值调控技术，有效突破传统高k/金属栅（HKMG）填充空间的限制，在三层堆叠Si纳米片GAA n/pFET中获得了7(N)+7(P)种类的多阈值集成, 分别实现了最大1105和873 mV的ΔVT调控幅度，达到世界领先水平。该阈值调控技术还适用于Tsus进一步微缩的GAA器件，降低GAA晶体管的寄生电阻和电容影响，提高器件驱动性能与电路工作频率。 基于该研究成果的文章“Record 7(N)+7(P) Multiple VTs Demonstration on GAA Si Nanosheet n/pFETs using WFM-Less Direct Interfacial La/Al-Dipole Technique”入选2022 IEDM先进逻辑技术Session。2022年12月7日，微电子所姚佳欣博士在美国旧金山IEDM大会现场进行了口头报告，并与包括Intel、TSMC、CEA-Leti、IMEC、UC Berkeley、MIT等国际产业界和顶尖研究机构、大学在内的多位技术专家、学者进行了详细且深入的交流与探讨。 该研究由微电子所先导中心独立完成，微电子所是唯一通讯单位。微电子所姚佳欣助理研究员（在站博士后）为第一作者，殷华湘研究员、张青竹副研究员为通讯作者。 该研究得到了中科院战略性先导A专项、北京市自然科学基金青年项目、北京市科技新星计划等项目资助。
http://www.ime.cas.cn/zhxx/zhxw/202301/W020230106365300770337.png图（a）WFM-Less D4调控方法与路径，（b）所制备三层堆叠硅纳米片（SiNS）GAA器件与WFM-Less D4 stack结构的TEM结果，（c）多阈值GAA器件Id-Vg特性@Vdsat=±0.9V，（d）7N+7P器件多阈值的实现及分布
微电子所在垂直纳米环栅器件方向取得新进展 稿件来源：先导中心 张永奎 朱慧珑 崔冬萌 发布时间：2021-05-19
与目前主流的FinFET器件相比，纳米环栅器件（GAA）在可微缩性、高性能和低功耗方面更具优势，被普遍认为是下一代集成电路关键核心技术。其中，垂直纳米环栅器件（VGAA）由于在垂直方向上具有更多的集成自由度，可增加栅极和源漏的设计空间，减少器件所占面积，更易实现多层器件间的垂直堆叠并通过全新的布线方式进一步增加集成密度，因此，成为2纳米及以下CMOS和高密度DRAM等逻辑及存储芯片制造技术方面极具潜力的基础器件。 微电子所集成电路先导工艺研发中心朱慧珑研究员团队于2016年提出、并于2019年在世界上首次研发成功自对准金属栅的垂直环栅纳米晶体管，相关成果发表在国际微电子器件领域的顶级期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2954537）。此后，团队对原子层选择性刻蚀、阈值电压调节、沟道锗组分、硅化物工艺、可靠性和热预算等重要工艺进行持续研发和优化，获得了兼容主流CMOS工艺的器件集成技术和优异的电学性能，饱和电流提升了3-7倍 。该研究成果近日发表在《电气和电子工程师协会电子器件学报》期刊上（IEEE Transactions on Electron Devices，DOI: 10.1109/TED.2021.3072879），先导中心高级工程师张永奎为该文第一作者，朱慧珑研究员为该文通讯作者。 该研究得到中科院战略先导专项（先导预研项目“3-1纳米集成电路新器件与先导工艺”）和青年创新促进会等项目资助。 论文链接： https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9417199
http://www.ime.cas.cn/zhxx/zhxw/202105/W020210519377230857585.png
图1. （a）垂直纳米片器件的TEM截图，（b）垂直环栅纳米线和纳米片TEM俯视图，（c）pVSAFETs器件的I-V特性，（d）qALE方法总结表，（e）硅化物工艺可改进高达7倍的器件开态电流，（f）锗组分和Si-cap对I-V特性的影响。
本帖最后由 acalephs 于 2023-9-12 08:42 编辑
目前来看GAA是最可行的路线，是早晚要上的。三星3nm用了GAA，台积电N2也会上GAA的，就看他们会不会和三星3nm一样翻车了
GAA成本会更高，5nm以上节点用了也划不来。
页:
[1]