u96 发表于 2019-7-20 10:54

Sheny 发表于 2019-7-20 08:57
带f只是屏蔽，单元依然在

屏蔽核显，提高良率，降低成本，提高产能。

—— 来自 HUAWEI HMA-AL00, Android 9上的 S1Next-鹅版 v2.1.2

Sheny 发表于 2019-7-20 10:59

u96 发表于 2019-7-20 10:54
屏蔽核显，提高良率，降低成本，提高产能。

—— 来自 HUAWEI HMA-AL00, Android 9上的 S1Next-鹅版 v2. ...

你现在又不讲密度了？可预见intel还会继续堆那核显，顺便把雷电3也集成进去

u96 发表于 2019-7-20 11:28

Sheny 发表于 2019-7-20 10:59
你现在又不讲密度了？可预见intel还会继续堆那核显，顺便把雷电3也集成进去 ...

继续堆核显和雷电3仰赖的是10nm密度的提升啊，上一次核显规格提升也是skylake的时候吧？跟我说的不矛盾啊。

—— 来自 HUAWEI HMA-AL00, Android 9上的 S1Next-鹅版 v2.1.2

Sheny 发表于 2019-7-20 11:32

u96 发表于 2019-7-20 11:28
继续堆核显和雷电3仰赖的是10nm密度的提升啊，上一次核显规格提升也是skylake的时候吧？跟我说的不矛盾啊 ...

intel以前每次出新品都有吹晶体管数量的环节，这几年就没公开讲了。实际上你可以理解成6 7 8 9晶体管数量基本没提升

Sheny 发表于 2019-7-20 11:35

我的意思就是你实现功能都不一样的芯片，讲密度：性能毫无意义

u96 发表于 2019-7-20 11:35

Sheny 发表于 2019-7-20 11:32
intel以前每次出新品都有吹晶体管数量的环节，这几年就没公开讲了。实际上你可以理解成6 7 8 9晶体管数量 ...

架构都没改怎么提升？

—— 来自 HUAWEI HMA-AL00, Android 9上的 S1Next-鹅版 v2.1.2

cuda 发表于 2019-7-20 11:38

太蠢了 太蠢了 ipc和密度有个jb毛关系
页: 1 2 [3]
查看完整版本: 英特尔：10nm延迟5年是因为过于激进，7nm将在两年内推出